半導體晶背供電技術深度解析
摘要
半導體晶背供電(Backside Power Delivery Network，BSPDN)正成為次世代製程技術的關鍵突破，致力於解決sub-10nm節點中性能與功耗的瓶頸挑戰。本篇報告深入解析三大主流技術路徑，包括背面埋入式電源軌道(BSBPR)、PowerVia與背面直接接觸(DBC)。在台積電、Intel與Samsung三大晶圓代工廠商的技術推動下，BSPDN不僅加速製程技術的演進，還為上下游產業鏈帶來嶄新的發展機遇。本篇報告進一步從技術層面探討BSPDN的核心製程環節，涵蓋晶圓鍵合、極限減薄與高精度曝光等，提供該技術的全面剖析。
一. 晶背供電技術介紹
二. BSPDN製程技術介紹與關鍵節點分析
三. BSPDN主要廠商技術與進度統整
四. 拓墣觀點
五. 附錄
圖一 Metal RC隨節點尺寸縮減的變化趨勢
圖二 從FSPDN(左)到FSBPR(右)之技術演進
圖三 從FSBPR(左)到BSBPR(右)之技術演進
圖四 FSBPR與BSBPR的各項參數比較
圖五 Intel PowerVia官方技術展示圖
圖六 PowerVia技術示意圖
圖七 Direct Backside Contact技術示意圖
圖八 nTSV-Last(左)與nTSV-First(右)之比較
圖九 關鍵製程環節之晶圓鍵合
圖十 關鍵製程環節之晶圓減薄
圖十一 關鍵製程環節之nTSV精準製造
圖十二 台積電A16 BSPDN官方技術展示圖
圖十三 半導體功能性背面架構Roadmap展示
附錄圖一 BSBPR的Process Flow整理
附錄圖二 PowerVia的Process Flow整理
附錄圖三 Direct Backside Contact的Process Flow整理
表一 BSBPR與DBC的參數比較
表二 BSPDN技術相關供應鏈整理
表三 主要晶圓代工廠先進製程Roadmap整理
