2.5D／3D IC深度剖析
簡介
TT00240978-986-5914-29-5
積體電路經過將近半世紀的發展後，逐漸形成目前熟悉的集成電路，半導體工業也在幾近符合Moore’s Law的走勢，為人們帶來前所未有的革新。
然而，如此的榮景正走向極限，不單是技術上的限制，更重要的是Moore’s Law所提及的製造成本的下降，在集成電路走向20nm以下受到極大的挑戰。綜合原因來自於設備造價高昂，製造過程繁複，良率容易受到更多變因等影響，因此目前的集成電路正走向3個不同的路徑。
其一就是上述的傳統微縮方案，估計2014年可以做到20nm產品量產，2015～2016年間達成16nm／14nm產品量產，雖然量產時程符合市場預期，但是價格仍會是半導體工業最大的隱憂。
其二是18吋晶圓解決方案（或稱450mm），透過基本的數學計算，在其他條件不變下，能夠節省目前主流12吋晶圓至少一半的成本，可惜的是，現實條件無法做到這麼完美，光是建18吋晶圓廠的成本就預計超過100億美元，且最基本的晶圓承載、運送等裝置尚未量產，更不用提從黃光到蝕刻等關鍵製程中的機台，有鑑於基本投資太過龐大，未來有能力建廠者全球不超過３家，對設備業者而言，開發風險大且回報不見得高，其實現的時間點預計將在2016年之後。
最後就是2.5D／3D IC，其好處是可以突破集成電路微縮的極限，且不同層晶片間可以選擇最適的製程節點，不但省下研發系統單晶片的成本，對於目前寸土寸金的行動裝置電路板中，也可起到節省空間的作用。雖然有上述的好處，但是2.5D／3D IC到目前為止仍有許多瓶頸，導致無法順利量產。
本專題的主要架構是闡述2.5D／3D IC的市場，從平面架構的IC的極限出發，而後闡述2.5D／3D IC的市場發展，當中包含目前所遭遇的瓶頸與解決方案，最後是各供應商的分析。
NT$ 4000
章節
一.2.5D／3D IC之起源
二.2.5D IC與3D IC的差別
三.2.5D／3D IC的市場區隔
第二章 3D IC的瓶頸
一.3D IC的規格制訂與測試挑戰
二.3D IC的晶圓薄化分析
三.3D IC的TSV分析
四.3D IC之散熱與封裝分析
第三章 2.5D／3D IC代工商機
一.不容忽視的對手：Intel
二.台積電與其競爭對手分析
三.各廠商客戶別與供應鏈分析
圖目錄
圖1.1 Mobile DRAM技術規格演進圖
圖1.2 Qualcomm aSMP如何省電
圖1.3 耗電量與頻率、電壓的關係
圖1.4 big.LITTLE架構
圖1.5 2D2.5D3D IC演進示意圖
圖1.6 PCB與IC間的凸塊間距演進
圖1.7 2.5D IC與3D IC的比較
圖1.8 2012～2015年2.5D IC主要應用端滲透率預估
圖1.9 各主要IC供應商的2.5D／3D IC規劃時程
圖2.1 3D IC關鍵發展時程
圖2.2 建立可測試化的3D IC流程
圖2.3 3D IC MBIST／MBISR
圖2.4 Logic BIST架構
圖2.5 TSV成本分析
圖2.6 晶圓薄化的問題
圖2.7 ZoneBOND暫時性鍵合製程步驟
圖2.8 3M vs TMAT的解鍵比較
圖2.9 TSV在晶圓表層示意圖
圖2.10 蝕刻造成扇形側壁示意圖
圖2.11 Bosch DRIE
圖2.12 Cryo DRIE
圖2.13 蝕刻速率與寬高比關係
圖2.14 2012～2016年TSV設備及材料市場規模
圖2.15 3D IC成本比重分析
圖2.16 3D IC熱分析與最適化概念流程圖
圖2.17 台積電2012年OIP Forum
圖2.18 3D IC 3項關鍵示意圖
圖2.19 智慧型手機零組件整合示意圖
圖2.20 Embedded IC Technology
圖2.21 2012～2016年Embedded IC Technology導入裝置預估
圖2.22 Fan-Out WLP vs FCBGA vs Fan-In WLCSP
圖2.23 2012～2016年Fan-Out WLP市場規模預估
圖3.1 Intel vs其他晶圓代工廠
圖3.2 2008～2012年Intel與台積電資本支出／現金流量比較
圖3.3 台積電的2.5D CoWoS平台商業模式
圖3.4 傳統的CoW（Chip on Wafer）製作流程
圖3.5 2012～2016年台積電、Samsung與封裝廠之3D IC市場預估
圖3.6 主要晶圓代工廠之3D IC發展模式
圖3.7 前四大晶圓代工於3D IC布局
圖3.8 GlobalFoundries未來技術藍圖
圖3.9 2011～2015年2.5D／3D IC未來產值分析
圖3.10 未來半導體產業分工圖
圖3.11 台積電2.5D Interposers的客戶及其產品種類
圖3.12 NVIDIA的「GPU+記憶體」用於單價高的專業級繪圖卡
圖3.13 2009～2015年2.5D Interposers晶圓數量需求（依應用別）
圖3.14 Sony PS Vita已採用Samsung的Wide I／O記憶體
圖3.15 2011～2015年各半導體廠2.5D／3D發展藍圖
圖3.16 3D IC半導體營運模式
圖3.17 3D IC半導體供應鏈
圖3.18 2.5D／3D TSV 3D IC需求
圖3.19 最佳的組合：Wide I／O+TSV
圖3.20 DRAM規格Roadmap（Server & PC）
圖3.21 DRAM規格Roadmap（Cellular Phone ／Smartphone）
表目錄
表1.1 製程演進的多面向比較
表1.2 2011～2015年IC功能整合預期
表2.1 各類組織之2.5D／3D IC標準制定
表2.2 2012年與2015年晶圓薄度預估
表2.3 矽品晶圓薄化藍圖
表2.4 暫時性鍵合之廠商／製程／設備
表2.5 解鍵之廠商／製程／設備
表2.6 薄化晶圓解決方案
表2.7 依不同用途別之各廠商出貨量分析
表2.8 3種不同鑽孔之方式比較
表2.9 3D IC不同製程之各廠商支援
表2.10 DARPA ICECool
表3.1 台積電CoWoS參考流程
表3.2 不同種類IC對於2.5D／3D IC封裝的需求
